PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-271707

(43) Date of publication of application: 08.10.1999

(51)Int.CI.

G02F 1/133

G09G 3/36

(21)Application number: 10-070239

(71)Applicant: TOSHIBA CORP

(22) Date of filing:

19.03.1998

(72)Inventor: FUJIWARA HISAO

(54) LIQUID CRYSTAL DISPLAY DEVICE


(57)Abstract:

PROBLEM TO BE SOLVED: To speedily discharge electric charges accumulated in a capacitive component and to prevent deterioration of a liquid crystal material and degradation in picture quality of printing by switching the input/output potentials to and from a driving circuit to specific potentials when a power-off or abnormal state is detected.


SOLUTION: A power detecting circuit 1 when detecting a power-off state outputs signals SW1 and SW2 for turning off switch circuits 2 to 5 (logical level 0) to respective driving circuits. When the signal SW1 enters the state of the logical level 0, the switch circuit 4 holds the reference signal input to a signal line driver 8 at the ground

potential, so the signal voltage inputted from the signal

line driver 8 to a pixel electrode of a liquid crystal panel 6 becomes 0 V (ground potential). Further, the switch circuit 3 connects the counter electrode of the liquid crystal panel 6 to the ground potential, so the counter electrode potential becomes 0 V. Therefore, electric charges accumulated in the liquid crystal capacitors of the respective pixels and capacitors between signal line counter electrodes can be all discharged.



[Date of request for examination]





[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報 (A) (11) 特許出願公開番号

特開平11-271707

(43)公開日 平成11年(1999)10月8日

(51) Int. Cl. 6

識別記号

G 0 2 F

1/133

505

G 0 9 G 3/36 FΙ

G02F

1/133

505

3/36 G 0 9 G

審査請求 未請求 請求項の数2

OL

(全8頁)

(21)出願番号

特願平10-70239

(22)出願日

平成10年(1998)3月19日

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72) 発明者 藤原 久男

神奈川県横浜市磯子区新磯子町33番地 株

式会社東芝生産技術研究所内


(74)代理人 弁理士 鈴江 武彦 (外6名)

(54) 【発明の名称】液晶表示装置

(57) 【要約】

【課題】 電源が遮断された場合に、液晶パネル内の容 量成分に蓄積されている電荷を素早く放電させる。

【解決手段】 画素電極と対向電極との間に液晶層を挟 んで構成される画素を複数有する液晶パネル6と、画素 電極に表示信号電圧を供給する信号線駆動回路8と、対 向電極に対向電圧を供給する対向電極駆動回路11と、 電源のオフ状態又は異常状態を検出する検出回路1と、 検出回路1で電源のオフ状態又は異常状態を検出したと きに、信号線駆動回路8への入力及び対向電極駆動回路 11からの出力を所定の電位に切り換えるスイッチ3, 4とを有する。



2

【特許請求の範囲】

【請求項1】第1の電極とこれに対向する第2の電極との間に液晶層を挟んで構成される画素を複数有する液晶パネルと、前記第1の電極に表示信号電圧を供給する第1の駆動回路と、前記第2の電極に対向電圧を供給する第2の駆動回路と、電源のオフ状態又は異常状態を検出する検出手段と、この検出手段で電源のオフ状態又は異常状態を検出したときに、前記第1の駆動回路への入力及び前記第2の駆動回路からの出力を所定の電位に切り換えることにより、前記液晶層の容量成分に蓄積されて10いる電荷を放出する第1の切り換え手段とを有することを特徴とする液晶表示装置。

1

【請求項2】前記第1の切り換え手段により前記第1の 駆動回路への入力及び前記第2の駆動回路からの出力を 所定の電位に切り換えた後、前記液晶パネルの各画素を 選択するための第3の駆動回路への入力を所定の電位に 切り換える第2の切り換え手段をさらに有することを特 徴とする請求項1に記載の液晶表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、液晶表示装置に関する。

[0002]

【従来の技術】液晶表示装置(LCD)は、パーソナルコンピューター、ワードプロセッサー、EWS等のOA機器のディスプレイをはじめとして、電卓、電子ブック、電子手帳の表示装置、携帯TV、携帯電話等の携帯機器にも多く利用されている。これは、液晶表示装置が他の表示装置、例えばCRT (Cathode Ray Tube)やPDP (Plasma Display Panel)等に比べて、小型で低消 30費電力で表示品質も高いという特徴を有することに起因している。

【0003】しかしながら、例えば画素に薄膜トランジスタ(TFT: Thin Film Transistor)などのスイッチング素子を有するLCD、特にFLC(Ferroelectric Liquid Crystal)やAFLC(Anti Ferroelectric Liquid Crystal)等の自発分極を有するメモリ性のある液晶材料を用いたものでは、画素に表示信号を保持しているため、電源オフ時に画素に表示信号を保持したままの状態で回路が動作終了してしまう場合がある。したがっ40て、電源が遮断された場合には、通常の駆動状態、つまり画像を表示している状態よりも液晶駆動回路のインピーダンスが高くなるため、画素に蓄積された表示信号の電荷が長時間残ってしまう。その結果、液晶を直流で駆動したときのように、液晶材料の劣化や画面の焼き付きなどの表示品質の劣化を生じてしまうという問題がある。

【0004】図10に、従来の液晶表示装置のブロック図を示す。液晶表示装置には、画像信号(DATA)と、その画像信号を液晶パネルに表示するための同期信 50

号(SYNC)、液晶表示装置内の回路を動作させるための電源(Pwr)が入力される。液晶表示装置では、これらの信号に基づき、表示コントローラー7で各駆動回路を動作させるための制御信号が作成される。

【0005】信号線ドライバー8では、表示コントローラー7から表示信号(SIG)、同期信号(STH)、クロック信号(CPH)を入力し、出力制御信号(OEX)により液晶パネルに表示を行う基準信号(Vref)を参照し、取り込んだ表示信号(SIG)に対応した表示信号を液晶パネル6へ供給する。ゲートドライバー9では、表示コントローラー7からの走査開始信号(STV)、クロック信号(CPV)、出力制御信号(OEY)により、順次液晶パネル6に走査信号を供給する。対向電極駆動回路11では、表示コントローラー7からの表示極性制御信号(POL)により、液晶パネル6に対して対向電極駆動信号Vcomを供給する。

【0006】また、信号線ドライバー8、ゲートドライバー9、対向電極駆動回路11、基準信号発生回路12など、ロジック回路以外の回路に対しては、DC/DCコンバーター10によって外部から供給される電源電圧(Pwr)を各回路で必要な電源電圧に変換される。

【0007】図10に示す液品表示装置に供給されている電源(Pwr)がオフとなり回路動作が停止する場合を考えてみると、電源電圧(Pwr)がオフになった瞬間は図11に示すような等価回路となる。なお、図11の等価回路の液晶表示パネル6内部の等価回路は液晶表示パネル6の1画素を示したものであり、実際の液晶パネル6ではTFTなどで構成される画素が多数存在している。

【0008】図11に示す例では、電源がオフ状態となった後は、画素の液晶容量Clcpや信号線対向電極間容量Clcsに蓄積されている電荷は、液晶パネルに接続されている各ドライバーのインピーダンス(信号線ドライバー8の出力インピーダンスZx1、ゲートドライバー9の出力インピーダンスZy1、対向電極駆動回路の出力インピーダンスZcom1)を通して放電されるが、電源オフの瞬間はこれらの出力インピーダンスの他にDC/DCコンバーター10の出力インピーダンスがあり、画素の液晶容量Clcpや信号線対向電極間容量Clcsに蓄積されている電荷は瞬時には放電されない。また、TFTがオン状態であるかオフ状態であるかは、液晶パネル6の走査状態によって不定であり、TFTがオフの場合には画素の液晶容量Clcpに書き込まれた表示信号の電荷は殆ど放電されない。

【0009】電源オフ後に暫く時間が経過して完全に電源が遮断された状態、つまり駆動回路の電源が完全に0ボルトとなった場合の等価回路を図12示す。図12に示すように、電源が完全に遮断された状態でも液晶パネル6の画素は各ドライバーの出力インピーダンスを通じてグランドへ接続されてており、信号線対向電極間容量

4

Clcsに残留した電荷は時間経過とともに放電されて行くが、画素の液晶容量Clcpに残留した電荷は、液晶パネル6内部の全画素のTFTがオフとなっているため、信号線対向電極間容量Clcsの電荷が放電された後も暫く残留する事になる。

3

【0010】このように、画素電極容量Clcpや液晶パネル内部の信号線対向電極間容量Clcsに電荷が残留した場合、液晶を長時間直流で駆動した場合と等価な現象となるため、液晶材料の劣化による信頼性の低下や、焼き付き現象発生による画質の低下を引き起こすと 10いう問題が生じる。

[0011]

【発明が解決しようとする課題】以上述べたように、従来の液晶表示装置では、電源がオフ状態になった場合 (或いは電源に異常が生じた場合)、液晶パネル内の容 量成分に蓄積されている電荷が暫くの間放電されずに残 留していることにより、液晶材料の劣化や焼き付き等の 画質の低下が生じるという問題があった。

【0012】本発明は上記従来の課題に対してなされたものであり、電源が遮断された場合に、液晶パネル内の容量成分に蓄積されている電荷を素早く放電させ、液晶材料の劣化や焼き付きなどの画質低下を防止することが可能な液晶表示装置を提供することを目的としている。

[0013]

【課題を解決するための手段】本発明に係る液晶表示装置は、第1の電極とこれに対向する第2の電極との間に液晶層を挟んで構成される画素を複数有する液晶パネルと、前記第1の電極に表示信号電圧を供給する第1の駆動回路と、前記第2の電極に対向電圧を供給する第2の駆動回路と、電源のオフ状態又は異常状態を検出する検出手段と、この検出手段で電源のオフ状態又は異常状態を検出したときに、前記第1の駆動回路への入力及び前記第2の駆動回路からの出力を所定の電位に切り換えることにより、前記液晶層の容量成分に蓄積されている電荷を放出する第1の切り換え手段とを有することを特徴とする。

【0014】本発明によれば、電源のオフ状態又は異常状態を検出したときに、第1の駆動回路への入力電位及び前記第2の駆動回路からの出力電位を所定の電位に切り換えることにより、各画素の容量成分に蓄積されてい40る電荷を素早く放電することができるため、液晶材料の劣化や焼き付きなどの画質低下を防止することができる。特に、FLCやAFLC等の自発分極(固有の又は電場を印加することにより誘起される自発分極)を有する液晶材料を用いた液晶表示装置に対しては、上記の効果を顕著に奏することができる。

【0015】なお、各画素毎にスイッチング素子を設けたアクティブマトリクス型の液晶表示装置では、第1の電極は画素電極に、第2の電極は対向電極に対応し、第1の駆動回路は信号線駆動回路、第2の駆動回路は対向50

電極駆動回路に対応する。また、第1の切り換え手段に よって切り換えられる第1の駆動回路への入力電位及び 前記第2の駆動回路からの出力電位は同一の電位(接地 電位が好ましい)とすることが好ましい。

【0016】また、前記発明において、第1の切り換え手段により第1の駆動回路への入力及び第2の駆動回路からの出力を所定の電位に切り換えた後に、前記液晶パネルの各画素を選択するための第3の駆動回路(走査線駆動回路に対応)への入力を所定の電位(接地電位が好ましい)に切り換える第2の切り換え手段をさらに有することが好ましい。このような構成を採用することにより、より効果的に各画素の容量成分に蓄積されている電荷を放電することができる。

[0017]

(3)

【発明の実施の形態】以下、本発明の実施形態を図面を 参照して説明する。図1は、本発明の第1の実施形態に 係る液晶表示装置のブロック図を示したものである。

【0018】図1に示す液晶表示装置には、画像信号(DATA)、画像信号を液晶パネルに表示するための同期信号(SYNC)、液晶表示装置内の回路を動作させるための電源電圧(Pwr)が入力される。液晶表示装置では、これらの信号に基づき、表示コントローラー7で各駆動回路を動作させるための制御信号が作成される。

【0019】信号線ドライバー8では、表示コントローラー7から表示信号(SIG)、同期信号(STH)、クロック信号(CPH)を入力し、出力制御信号(OEX)により液晶パネルに表示を行う基準信号(Vref)を参照し、取り込んだ表示信号(SIG)に対応した表示信号を液晶パネル6内の画素電極へ信号線を通して供給する。ゲートドライバー9では、表示コントローラー7からの走査開始信号(STV)、クロック信号(CPV)、出力制御信号(OEY)により、順次液晶パネル6内の各TFTに走査信号を供給する。対向電極駆動回路11では、表示コントローラー7からの表示極性制御信号(POL)により、液晶パネル6内の対向電極駆動信号Vcomを供給する。

【0020】また、信号線ドライバー8、ゲートドライバー9、対向電極駆動回路11、基準信号発生回路12など、ロジック回路以外の回路に対しては、DC/DCコンバーター10によって外部から供給される電源電圧(Pwr)が各回路で必要な電源電圧に変換される。

【0021】本実施形態の液晶表示装置では、外部から 供給された電源電圧 (Pwr) は、DC/DCコンバー ター10の他に電源検出回路1に入力されている。この 電源検出回路1において電源電圧の変動を監視する事に より、電源のオフ状態或いは電源電圧異常状態を検出す る。また、電源検出回路1の検出結果に基づいて各駆動 回路に接続されているスイッチ回路2~5を制御するこ とにより、液晶パネル6の各駆動回路の出力インピーダ

30

ンスを低インピーダンス化している。

【0022】図2に、電源検出回路1の構成例を示す。図2の回路では、電源電圧(Pwr)を抵抗R1とR2で分割し、分割した電圧値を基準電圧値VZ1及びVZ2と比較することにより電源電圧の変動を検出している。すなわち、分割した電源電圧値が基準電圧値VZ1及びVZ2よりも低下した場合には、これを電源オフとして検出する。電源オフを検出した場合には、スイッチ回路2~5をオフ(論理レベルのゼロ)にする信号SW10は表示コントローラー7へ供給される信号であり、この信号SW3によって表示コントローラー7ではゲートドライバー9へ供給する走査開始信号(STV)を常時オン(論理レベル1)にし、液晶パネル6内部の全TFTのゲートをオン状態にする。

5

【0023】図3にスイッチ回路2~5の構成例を示す。駆動回路に使用するスイッチ回路は、例えばリレーのように電源が切断されていても2入力のうちの一方を選択する機能を有し、電源オフ時でも十分にインピーダンスが低いスイッチであることが望ましい。また、スイ20ッチ回路の選択入力は電源オフ時に接地電位を選択するように構成する必要がある。

【0024】図4に、スイッチ回路2~5をオフ(論理レベル0)にし、液晶パネル6内部の全TFTのゲートをオン状態にして、各画素電極への保持電荷を零にするための書き込みを行うときの信号SW1~SW3のタイミングチャートを示す。電源検出回路1内の基準電圧値VZ1及びVZ2は、

VZ1>VZ2>論理回路が動作可能な最低電圧 となるように設定しておく。また、電源電圧 (Pwr) の電圧低下が

VZ1からVZ2への到達時間>1フレーム周期 となるように、液晶表示装置内部の電源電圧 (Pwr) へのパスコン13の容量を設定しておく事が必要であ る

【0025】図5に、スイッチ回路2~5を制御する信号SW1が論理レベル0の状態で、SW1が論理レベル1の状態、すなわち液晶パネル6内部の全TFTのゲートをオン状態にして、各画素電極の保持電荷を零にする信号書き込みを行う場合の駆動回路の等価回路を示す。図5では信号線ドライバー8、ゲートドライバー9における1画素分の等価回路を示してある。

【0026】図5に示す回路の場合、論理回路は動作している状態であり、アナログ電圧(Vana)やゲート電圧(Vg)が多少変動するものの、信号線ドライバー8やゲートドライバー9は動作可能である。SW1信号が論理レベレ0の状態となった場合には、スイッチ回路4により信号線ドライバー8への基準信号入力は接地電位となるため、表示コントローラー7から信号線ドライバー8へ入力される表示信号SIGにかかわらず、信号

線ドライバー8から液晶パネル6の画素電極に入力する信号電圧は0ボルト(接地電位)となる。また、SW1信号が論理レベル0の状態となった場合には、スイッチ回路3により液晶パネル6の対向電極が接地電位に接続されるため、対向電極電位が0ボルト(接地電位)となる。さらに、SW1信号が論理レベル0の状態となった場合には、SW3信号が同時に論理レベル1となるため、表示コントローラー7はゲートドライバー9へ供給する走査開始信号(STV)を常時オン(論理レベル1)にし、液晶パネル6内部の全TFTのゲートをオン状態にする。

【0027】以上のように、液晶パネル内部の全TFTのゲートはオン状態となり、信号線電位及び対向電極電位が接地電位となる。したがって、各画素の液晶容量C1cp及び信号線対向電極間容量C1csに蓄積された電荷を全て放電することができる。

【0028】次に、SW1及びSW2信号ともに論理レベル0の状態となった場合の等価回路を図6に示す。この場合、信号線ドライバー8、ゲートドライバー9ともにスイッチ回路を通じて接地電位に接続されるため、液晶パネル6の各端子とグランド間のインピーダンスを低下させることができる。従って、電源(Pwr)電圧が突然低下し、SW1信号が論理レベル0の状態でSW2信号が論理レベル1の状態の時間を十分に取れなかった場合、つまり液晶パネル6内部の残留電荷を十分に放電できなかった場合でも、液晶パネル6の各端子とグランド間のインピーダンスを低下させることができるため、電荷の残留時間を従来よりも短くすることができる。また、通常の構成の液晶駆動回路に比べて液晶パネルと駆動回路間のインピーダンスが低くできるため、静電対策効果も向上する。

【0029】次に、本発明の第2の実施形態として、電源オフ状態を検出する他に電源オフの情報が液晶表示装置外部から与えられる場合について、図7に示したブロック図を用いて説明する。

【0030】図7の例では、外部から電源オフの信号Poff (論理レベル0)が与えられている。本例が図1の例と異なっている点は、電源検出回路1の構成である。図8に図7に示した液晶表示装置に使用する電源検出回路1の回路構成を示す。すなわち、図8に示した電源検出回路1の構成例では、電源オフ状態を電源検出回路1自体で検出する他、電源オフの信号Poffも電源検出回路1で検出するようになっている。したがって、本例では、電源の変動又は外部からの電源オフ信号Poffのいずれかにより、液晶駆動回路の低インピーダンス化を行うことになる。

が論理レベレ0の状態となった場合には、スイッチ回路 【0031】次に、本発明の第3の実施形態を図9を参 4により信号線ドライバー8への基準信号入力は接地電 照して説明する。本例は、表示コントローラー7から信 位となるため、表示コントローラー7から信号線ドライ 号線ドライバー8に供給される表示信号SIGを接地レ バー8へ入力される表示信号SIGにかかわらず、信号 50 ベルの信号に対応した値に切り換えることにより、液晶

パネル内部の残留電荷を零にするものである。

【0032】図9の構成例では、SW1信号が論理レベ ル0の状態でSW2信号が論理レベル1の状態の場合 (図4参照) に、表示コントローラー7ではSW3信号 (論理レベル1)により、ゲートドライバー9へ供給す る走査開始信号(STV)を常時オン(論理レベル1) にするとともに、信号線ドライバー8へ供給する表示信 号SIG、同期信号STH、クロック信号CPH、出力 制御信号OEXなどのすべての論理信号を常時接地レベ ル (または最も接地レベルに近い表示信号となる値) に 10 固定する。これにより、液晶パネル内部の全TFTのゲ ートはオン状態となり、信号線電位及び対向電極電位が 接地電位となる。

【0033】したがって、各画素の液晶容量Vlcp及 び信号線対向電間容量Vlcsに蓄積された電荷を全て 放電することができる。また、スイッチ回路の数を削減 できるため、液晶駆動回路の低インピーダンス化回路を 安価に実現できる。


【0034】なお、上記各実施形態において、電源オフ 状態等を検出した場合に、上記各実施形態で説明した信 20 号線ドライバーやゲートドライバーに対する入力の所定 電位への切り換えに加え、信号線ドライバーやゲートド ライバーへのさらに他の入力を所定の電位 (接地電位) に切り換えるようにしてもよい。その他、本発明はその 趣旨を逸脱しない範囲内において種々変形して実施する ことが可能である。

[0035]

【発明の効果】本発明によれば、電源のオフ状態又は異 常状態を検出したときに、駆動回路の入力や出力を所定 の電位に切り換えることにより、各画素の容量成分に蓄 30 積されている電荷を素早く放電することができ、液晶材 料の劣化や焼き付きなどの画質低下を防止することが可 能となる。

【図面の簡単な説明】

【図2】



【図1】本発明の第1の実施形態に係る液晶表示装置の 構成を示したブロック図。

【図2】図1に示した電源検出回路の構成例を示した 図。

【図3】図1に示したスイッチ回路の構成例を示した図

【図4】本発明の第1の実施形態における電源検出回路 の動作タイミングについて示した図。

【図5】本発明の第1の実施形態における接地電位書き 込み時の等価回路を示した図。

【図6】本発明の第1の実施形態における電源オフ時の 液晶駆動回路の等価回路を示した図。

【図7】本発明の第2の実施形態に係る液晶表示装置の 構成を示したブロック図。

【図8】図7に示した電源検出回路の構成例を示した 図。

【図9】本発明の第3の実施形態に係る液晶表示装置の 構成を示したブロック図。

【図10】従来技術に係る液晶表示装置の構成を示した ブロック図。

【図11】従来技術に係る液晶表示装置において電源オ フとなった瞬間の等価回路を示した図。

【図12】従来技術に係る液晶表示装置の電源オフ時の 液晶駆動回路の等価回路を示した図。

【符号の説明】

1…電源検出回路

2、3、4、5…スイッチ回路

6…液晶パネル

7…表示コントローラー

8…信号線ドライバー

9…ゲートドライバー


10…DC/DCコンバーター

11…対向電極駆動回路


12…基準信号発生回路

13…電源電圧用パスコン


【図3】




【図1】




【図4】




【図5】





【図6】



【図8】







【図12】

